skip to main
|
skip to sidebar
2009年6月1日月曜日
Control/status register (RCC_CSR)
Address: 0x24
Reset value: 0x0C00 0000, reset by system Reset, except reset flags by power Reset only.
Access: 0 ≤ wait state ≤ 3, word, half-word and byte access
Wait states are inserted in case of successive accesses to this register.
0 件のコメント:
コメントを投稿
次の投稿
前の投稿
ホーム
登録:
コメントの投稿 (Atom)
Blue
フォロワー
ブログ アーカイブ
►
2013
(1)
►
8月
(1)
►
2010
(4)
►
1月
(4)
▼
2009
(32)
►
12月
(1)
►
9月
(1)
►
8月
(1)
►
7月
(1)
▼
6月
(20)
VIMが大好き!
NVICの優先順位について
ADCのサンプルコード
MAX3232の接続方式
Virtual Com Portがやっとできました ^_^
工欲善其事,必先利其器
Eclipse & RTOSDemo
zylincdtについて
OpenJTAGの2
OpenJTAGの1
Flash module organization (high-density devices)
RCC - register map and reset values
Control/status register (RCC_CSR)
Backup domain control register (RCC_BDCR)
APB1 peripheral clock enable register (RCC_APB1ENR)
APB2 peripheral clock enable register (RCC_APB2ENR)
AHB peripheral clock enable register (RCC_AHBENR)
APB1 peripheral reset register (RCC_APB1RSTR)
APB2 peripheral reset register (RCC_APB2RSTR)
Clock interrupt register (RCC_CIR)
►
5月
(8)
自己紹介
sson
詳細プロフィールを表示
0 件のコメント:
コメントを投稿